Lines Matching refs:tegra_gpio_mask_write

119 static void tegra_gpio_mask_write(struct tegra_gpio_info *tgi, u32 reg,  in tegra_gpio_mask_write()  function
132 	tegra_gpio_mask_write(tgi, GPIO_MSK_CNF(tgi, gpio), gpio, 1);  in tegra_gpio_enable()
137 	tegra_gpio_mask_write(tgi, GPIO_MSK_CNF(tgi, gpio), gpio, 0);  in tegra_gpio_disable()
158 	tegra_gpio_mask_write(tgi, GPIO_MSK_OUT(tgi, offset), offset, value);  in tegra_gpio_set()
179 	tegra_gpio_mask_write(tgi, GPIO_MSK_OE(tgi, offset), offset, 0);  in tegra_gpio_direction_input()
199 	tegra_gpio_mask_write(tgi, GPIO_MSK_OE(tgi, offset), offset, 1);  in tegra_gpio_direction_output()
240 		tegra_gpio_mask_write(tgi, GPIO_MSK_DBC_EN(tgi, offset),  in tegra_gpio_set_debounce()
258 	tegra_gpio_mask_write(tgi, GPIO_MSK_DBC_EN(tgi, offset), offset, 1);  in tegra_gpio_set_debounce()
290 	tegra_gpio_mask_write(tgi, GPIO_MSK_INT_ENB(tgi, gpio), gpio, 0);  in tegra_gpio_irq_mask()
301 	tegra_gpio_mask_write(tgi, GPIO_MSK_INT_ENB(tgi, gpio), gpio, 1);  in tegra_gpio_irq_unmask()
350 	tegra_gpio_mask_write(tgi, GPIO_MSK_OE(tgi, gpio), gpio, 0);  in tegra_gpio_irq_set_type()