70 	u32 value;  in rda_gpio_irq_mask()  local
72 	value = BIT(offset) << RDA_GPIO_IRQ_RISE_SHIFT;  in rda_gpio_irq_mask()
73 	value |= BIT(offset) << RDA_GPIO_IRQ_FALL_SHIFT;  in rda_gpio_irq_mask()
75 	writel_relaxed(value, base + RDA_GPIO_INT_CTRL_CLR);  in rda_gpio_irq_mask()
92 	u32 value;  in rda_gpio_set_irq()  local
97 		value = BIT(offset) << RDA_GPIO_IRQ_RISE_SHIFT;  in rda_gpio_set_irq()
98 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_SET);  in rda_gpio_set_irq()
101 		value = BIT(offset) << RDA_GPIO_LEVEL_SHIFT;  in rda_gpio_set_irq()
102 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_CLR);  in rda_gpio_set_irq()
107 		value = BIT(offset) << RDA_GPIO_IRQ_FALL_SHIFT;  in rda_gpio_set_irq()
108 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_SET);  in rda_gpio_set_irq()
111 		value = BIT(offset) << RDA_GPIO_LEVEL_SHIFT;  in rda_gpio_set_irq()
112 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_CLR);  in rda_gpio_set_irq()
117 		value = BIT(offset) << RDA_GPIO_IRQ_RISE_SHIFT;  in rda_gpio_set_irq()
118 		value |= BIT(offset) << RDA_GPIO_IRQ_FALL_SHIFT;  in rda_gpio_set_irq()
119 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_SET);  in rda_gpio_set_irq()
122 		value = BIT(offset) << RDA_GPIO_LEVEL_SHIFT;  in rda_gpio_set_irq()
123 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_CLR);  in rda_gpio_set_irq()
128 		value = BIT(offset) << RDA_GPIO_IRQ_RISE_SHIFT;  in rda_gpio_set_irq()
131 		value |= BIT(offset) << RDA_GPIO_LEVEL_SHIFT;  in rda_gpio_set_irq()
132 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_SET);  in rda_gpio_set_irq()
137 		value = BIT(offset) << RDA_GPIO_IRQ_FALL_SHIFT;  in rda_gpio_set_irq()
140 		value |= BIT(offset) << RDA_GPIO_LEVEL_SHIFT;  in rda_gpio_set_irq()
141 		writel_relaxed(value, base + RDA_GPIO_INT_CTRL_SET);  in rda_gpio_set_irq()