53 static inline void hisi_gpio_write_reg(struct gpio_chip *chip,  in hisi_gpio_write_reg()  function
67 		hisi_gpio_write_reg(chip, HISI_GPIO_DEBOUNCE_SET_WX, BIT(off));  in hisi_gpio_set_debounce()
69 		hisi_gpio_write_reg(chip, HISI_GPIO_DEBOUNCE_CLR_WX, BIT(off));  in hisi_gpio_set_debounce()
94 	hisi_gpio_write_reg(chip, HISI_GPIO_PORTA_EOI_WX, BIT(irqd_to_hwirq(d)));  in hisi_gpio_set_ack()
101 	hisi_gpio_write_reg(chip, HISI_GPIO_INTMASK_SET_WX, BIT(irqd_to_hwirq(d)));  in hisi_gpio_irq_set_mask()
110 	hisi_gpio_write_reg(chip, HISI_GPIO_INTMASK_CLR_WX, BIT(irqd_to_hwirq(d)));  in hisi_gpio_irq_clr_mask()
120 		hisi_gpio_write_reg(chip, HISI_GPIO_INT_DEDGE_SET, mask);  in hisi_gpio_irq_set_type()
123 		hisi_gpio_write_reg(chip, HISI_GPIO_INTTYPE_EDGE_SET_WX, mask);  in hisi_gpio_irq_set_type()
124 		hisi_gpio_write_reg(chip, HISI_GPIO_INT_POLARITY_SET_WX, mask);  in hisi_gpio_irq_set_type()
127 		hisi_gpio_write_reg(chip, HISI_GPIO_INTTYPE_EDGE_SET_WX, mask);  in hisi_gpio_irq_set_type()
128 		hisi_gpio_write_reg(chip, HISI_GPIO_INT_POLARITY_CLR_WX, mask);  in hisi_gpio_irq_set_type()
131 		hisi_gpio_write_reg(chip, HISI_GPIO_INTTYPE_EDGE_CLR_WX, mask);  in hisi_gpio_irq_set_type()
132 		hisi_gpio_write_reg(chip, HISI_GPIO_INT_POLARITY_SET_WX, mask);  in hisi_gpio_irq_set_type()
135 		hisi_gpio_write_reg(chip, HISI_GPIO_INTTYPE_EDGE_CLR_WX, mask);  in hisi_gpio_irq_set_type()
136 		hisi_gpio_write_reg(chip, HISI_GPIO_INT_POLARITY_CLR_WX, mask);  in hisi_gpio_irq_set_type()
153 			hisi_gpio_write_reg(chip, HISI_GPIO_INT_DEDGE_CLR, mask);  in hisi_gpio_irq_set_type()
169 	hisi_gpio_write_reg(chip, HISI_GPIO_INTEN_SET_WX, BIT(irqd_to_hwirq(d)));  in hisi_gpio_irq_enable()
177 	hisi_gpio_write_reg(chip, HISI_GPIO_INTEN_CLR_WX, BIT(irqd_to_hwirq(d)));  in hisi_gpio_irq_disable()
220 	hisi_gpio_write_reg(chip, HISI_GPIO_INTCOMB_MASK_WX, 1);  in hisi_gpio_init_irq()