Lines Matching +full:0 +full:x408

12 #define UDMA_REV_REG			0x0
13 #define UDMA_PERF_CTL_REG		0x4
14 #define UDMA_EMU_CTL_REG		0x8
15 #define UDMA_PSIL_TO_REG		0x10
16 #define UDMA_UTC_CTL_REG		0x1c
17 #define UDMA_CAP_REG(i)			(0x20 + ((i) * 4))
18 #define UDMA_RX_FLOW_ID_FW_OES_REG	0x80
19 #define UDMA_RX_FLOW_ID_FW_STATUS_REG	0x88
22 #define UDMA_CHAN_RT_CTL_REG		0x0
23 #define UDMA_CHAN_RT_SWTRIG_REG		0x8
24 #define UDMA_CHAN_RT_STDATA_REG		0x80
26 #define UDMA_CHAN_RT_PEER_REG(i)	(0x200 + ((i) * 0x4))
28 	UDMA_CHAN_RT_PEER_REG(0)	/* PSI-L: 0x400 */
30 	UDMA_CHAN_RT_PEER_REG(1)	/* PSI-L: 0x401 */
32 	UDMA_CHAN_RT_PEER_REG(4)	/* PSI-L: 0x404 */
34 	UDMA_CHAN_RT_PEER_REG(8)	/* PSI-L: 0x408 */
36 #define UDMA_CHAN_RT_PCNT_REG		0x400
37 #define UDMA_CHAN_RT_BCNT_REG		0x408
38 #define UDMA_CHAN_RT_SBCNT_REG		0x410
41 #define UDMA_CAP2_TCHAN_CNT(val)	((val) & 0x1ff)
42 #define UDMA_CAP2_ECHAN_CNT(val)	(((val) >> 9) & 0x1ff)
43 #define UDMA_CAP2_RCHAN_CNT(val)	(((val) >> 18) & 0x1ff)
44 #define UDMA_CAP3_RFLOW_CNT(val)	((val) & 0x3fff)
45 #define UDMA_CAP3_HCHAN_CNT(val)	(((val) >> 14) & 0x1ff)
46 #define UDMA_CAP3_UCHAN_CNT(val)	(((val) >> 23) & 0x1ff)
48 #define BCDMA_CAP2_BCHAN_CNT(val)	((val) & 0x1ff)
49 #define BCDMA_CAP2_TCHAN_CNT(val)	(((val) >> 9) & 0x1ff)
50 #define BCDMA_CAP2_RCHAN_CNT(val)	(((val) >> 18) & 0x1ff)
51 #define BCDMA_CAP3_HBCHAN_CNT(val)	(((val) >> 14) & 0x1ff)
52 #define BCDMA_CAP3_UBCHAN_CNT(val)	(((val) >> 23) & 0x1ff)
53 #define BCDMA_CAP4_HRCHAN_CNT(val)	((val) & 0xff)
54 #define BCDMA_CAP4_URCHAN_CNT(val)	(((val) >> 8) & 0xff)
55 #define BCDMA_CAP4_HTCHAN_CNT(val)	(((val) >> 16) & 0xff)
56 #define BCDMA_CAP4_UTCHAN_CNT(val)	(((val) >> 24) & 0xff)
58 #define PKTDMA_CAP4_TFLOW_CNT(val)	((val) & 0x3fff)
65 #define UDMA_CHAN_RT_CTL_ERROR		BIT(0)
80 #define PDMA_STATIC_TR_Y_MASK		GENMASK(11, 0)
81 #define PDMA_STATIC_TR_Y_SHIFT		(0)
106 	RM_RANGE_BCHAN = 0,