Lines Matching refs:CLK_SET_RATE_PARENT

260 					CLK_SET_RATE_PARENT, 0),
383 			DIV_DISP1_0, 20, 4, CLK_SET_RATE_PARENT, 0),
397 			DIV_FSYS1, 8, 8, CLK_SET_RATE_PARENT, 0),
400 			DIV_FSYS1, 24, 8, CLK_SET_RATE_PARENT, 0),
404 			DIV_FSYS2, 8, 8, CLK_SET_RATE_PARENT, 0),
407 			DIV_FSYS2, 24, 8, CLK_SET_RATE_PARENT, 0),
416 			DIV_PERIC1, 8, 8, CLK_SET_RATE_PARENT, 0),
419 			DIV_PERIC1, 24, 8, CLK_SET_RATE_PARENT, 0),
423 			DIV_PERIC2, 8, 8, CLK_SET_RATE_PARENT, 0),
456 			SRC_MASK_GSCL, 12, CLK_SET_RATE_PARENT, 0),
458 			SRC_MASK_GSCL, 16, CLK_SET_RATE_PARENT, 0),
460 			SRC_MASK_GSCL, 20, CLK_SET_RATE_PARENT, 0),
462 			SRC_MASK_GSCL, 24, CLK_SET_RATE_PARENT, 0),
464 			SRC_MASK_GSCL, 28, CLK_SET_RATE_PARENT, 0),
467 			SRC_MASK_DISP1_0, 0, CLK_SET_RATE_PARENT, 0),
469 			SRC_MASK_DISP1_0, 12, CLK_SET_RATE_PARENT, 0),
471 			SRC_MASK_DISP1_0, 16, CLK_SET_RATE_PARENT, 0),
476 			SRC_MASK_MAU, 0, CLK_SET_RATE_PARENT, 0),
479 			SRC_MASK_FSYS, 0, CLK_SET_RATE_PARENT, 0),
481 			SRC_MASK_FSYS, 4, CLK_SET_RATE_PARENT, 0),
483 			SRC_MASK_FSYS, 8, CLK_SET_RATE_PARENT, 0),
485 			SRC_MASK_FSYS, 12, CLK_SET_RATE_PARENT, 0),
487 			SRC_MASK_FSYS, 24, CLK_SET_RATE_PARENT, 0),
489 			SRC_MASK_FSYS, 28, CLK_SET_RATE_PARENT, 0),
492 			SRC_MASK_GEN, 0, CLK_SET_RATE_PARENT, 0),
495 			SRC_MASK_PERIC0, 0, CLK_SET_RATE_PARENT, 0),
497 			SRC_MASK_PERIC0, 4, CLK_SET_RATE_PARENT, 0),
499 			SRC_MASK_PERIC0, 8, CLK_SET_RATE_PARENT, 0),
501 			SRC_MASK_PERIC0, 12, CLK_SET_RATE_PARENT, 0),
503 			SRC_MASK_PERIC0, 24, CLK_SET_RATE_PARENT, 0),
506 			SRC_MASK_PERIC1, 0, CLK_SET_RATE_PARENT, 0),
508 			SRC_MASK_PERIC1, 4, CLK_SET_RATE_PARENT, 0),
512 			SRC_MASK_PERIC1, 16, CLK_SET_RATE_PARENT, 0),
514 			SRC_MASK_PERIC1, 20, CLK_SET_RATE_PARENT, 0),
516 			SRC_MASK_PERIC1, 24, CLK_SET_RATE_PARENT, 0),
550 					CLK_SET_RATE_PARENT, 0),