clk/rockchip/clk-rk3036.c

115 PNAME(mux_pll_p)		= { "xin24m", "xin24m" };
117 PNAME(mux_armclk_p)		= { "apll", "gpll_armclk" };
118 PNAME(mux_busclk_p)		= { "apll", "dpll_cpu", "gpll_cpu" };
119 PNAME(mux_ddrphy_p)		= { "dpll_ddr", "gpll_ddr" };
120 PNAME(mux_pll_src_3plls_p)	= { "apll", "dpll", "gpll" };
121 PNAME(mux_timer_p)		= { "xin24m", "pclk_peri_src" };
123 PNAME(mux_pll_src_apll_dpll_gpll_usb480m_p)	= { "apll", "dpll", "gpll", "usb480m" };
124 PNAME(mux_pll_src_dmyapll_dpll_gpll_xin24_p)   = { "dummy_apll", "dpll", "gpll", "xin24m" };
126 PNAME(mux_mmc_src_p)	= { "apll", "dpll", "gpll", "xin24m" };
127 PNAME(mux_i2s_pre_p)	= { "i2s_src", "i2s_frac", "ext_i2s", "xin12m" };
128 PNAME(mux_i2s_clkout_p)	= { "i2s_pre", "xin12m" };
129 PNAME(mux_spdif_p)	= { "spdif_src", "spdif_frac", "xin12m" };
130 PNAME(mux_uart0_p)	= { "uart0_src", "uart0_frac", "xin24m" };
131 PNAME(mux_uart1_p)	= { "uart1_src", "uart1_frac", "xin24m" };
132 PNAME(mux_uart2_p)	= { "uart2_src", "uart2_frac", "xin24m" };
133 PNAME(mux_mac_p)	= { "mac_pll_src", "rmii_clkin" };
134 PNAME(mux_dclk_p)	= { "dclk_lcdc", "dclk_cru" };