Lines Matching refs:reg_data

59 	const struct rockchip_cpuclk_reg_data	*reg_data;  member
86 const struct rockchip_cpuclk_reg_data *reg_data = cpuclk->reg_data; in rockchip_cpuclk_recalc_rate() local
87 u32 clksel0 = readl_relaxed(cpuclk->reg_base + reg_data->core_reg[0]); in rockchip_cpuclk_recalc_rate()
89 clksel0 >>= reg_data->div_core_shift[0]; in rockchip_cpuclk_recalc_rate()
90 clksel0 &= reg_data->div_core_mask[0]; in rockchip_cpuclk_recalc_rate()
155 const struct rockchip_cpuclk_reg_data *reg_data = cpuclk->reg_data; in rockchip_cpuclk_pre_rate_change() local
182 if (alt_div > reg_data->div_core_mask[0]) { in rockchip_cpuclk_pre_rate_change()
184 __func__, alt_div, reg_data->div_core_mask[0]); in rockchip_cpuclk_pre_rate_change()
185 alt_div = reg_data->div_core_mask[0]; in rockchip_cpuclk_pre_rate_change()
198 for (i = 0; i < reg_data->num_cores; i++) { in rockchip_cpuclk_pre_rate_change()
199 writel(HIWORD_UPDATE(alt_div, reg_data->div_core_mask[i], in rockchip_cpuclk_pre_rate_change()
200 reg_data->div_core_shift[i]), in rockchip_cpuclk_pre_rate_change()
201 cpuclk->reg_base + reg_data->core_reg[i]); in rockchip_cpuclk_pre_rate_change()
208 if (reg_data->mux_core_reg) in rockchip_cpuclk_pre_rate_change()
209 writel(HIWORD_UPDATE(reg_data->mux_core_alt, in rockchip_cpuclk_pre_rate_change()
210 reg_data->mux_core_mask, in rockchip_cpuclk_pre_rate_change()
211 reg_data->mux_core_shift), in rockchip_cpuclk_pre_rate_change()
212 cpuclk->reg_base + reg_data->mux_core_reg); in rockchip_cpuclk_pre_rate_change()
214 writel(HIWORD_UPDATE(reg_data->mux_core_alt, in rockchip_cpuclk_pre_rate_change()
215 reg_data->mux_core_mask, in rockchip_cpuclk_pre_rate_change()
216 reg_data->mux_core_shift), in rockchip_cpuclk_pre_rate_change()
217 cpuclk->reg_base + reg_data->core_reg[0]); in rockchip_cpuclk_pre_rate_change()
226 const struct rockchip_cpuclk_reg_data *reg_data = cpuclk->reg_data; in rockchip_cpuclk_post_rate_change() local
250 if (reg_data->mux_core_reg) in rockchip_cpuclk_post_rate_change()
251 writel(HIWORD_UPDATE(reg_data->mux_core_main, in rockchip_cpuclk_post_rate_change()
252 reg_data->mux_core_mask, in rockchip_cpuclk_post_rate_change()
253 reg_data->mux_core_shift), in rockchip_cpuclk_post_rate_change()
254 cpuclk->reg_base + reg_data->mux_core_reg); in rockchip_cpuclk_post_rate_change()
256 writel(HIWORD_UPDATE(reg_data->mux_core_main, in rockchip_cpuclk_post_rate_change()
257 reg_data->mux_core_mask, in rockchip_cpuclk_post_rate_change()
258 reg_data->mux_core_shift), in rockchip_cpuclk_post_rate_change()
259 cpuclk->reg_base + reg_data->core_reg[0]); in rockchip_cpuclk_post_rate_change()
264 for (i = 0; i < reg_data->num_cores; i++) { in rockchip_cpuclk_post_rate_change()
265 writel(HIWORD_UPDATE(0, reg_data->div_core_mask[i], in rockchip_cpuclk_post_rate_change()
266 reg_data->div_core_shift[i]), in rockchip_cpuclk_post_rate_change()
267 cpuclk->reg_base + reg_data->core_reg[i]); in rockchip_cpuclk_post_rate_change()
302 const struct rockchip_cpuclk_reg_data *reg_data, in rockchip_clk_register_cpuclk() argument
321 init.parent_names = &parent_names[reg_data->mux_core_main]; in rockchip_clk_register_cpuclk()
335 cpuclk->reg_data = reg_data; in rockchip_clk_register_cpuclk()
339 cpuclk->alt_parent = __clk_lookup(parent_names[reg_data->mux_core_alt]); in rockchip_clk_register_cpuclk()
342 __func__, reg_data->mux_core_alt); in rockchip_clk_register_cpuclk()
354 clk = __clk_lookup(parent_names[reg_data->mux_core_main]); in rockchip_clk_register_cpuclk()
357 __func__, reg_data->mux_core_main, in rockchip_clk_register_cpuclk()
358 parent_names[reg_data->mux_core_main]); in rockchip_clk_register_cpuclk()