Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
12 #include <linux/clk-provider.h>
14 #include <linux/reset-controller.h>
16 #include <dt-bindings/clock/qcom,mmcc-msm8974.h>
17 #include <dt-bindings/reset/qcom,mmcc-msm8974.h>
20 #include "clk-regmap.h"
21 #include "clk-pll.h"
22 #include "clk-rcg.h"
23 #include "clk-branch.h"
52 .clkr.hw.init = &(struct clk_init_data){
68 &mmpll0.clkr.hw
83 .clkr.hw.init = &(struct clk_init_data){
99 &mmpll1.clkr.hw
113 .clkr.hw.init = &(struct clk_init_data){
131 .clkr.hw.init = &(struct clk_init_data){
186 { .hw = &mmpll3.clkr.hw },
263 .clkr.hw.init = &(struct clk_init_data){
301 .clkr.hw.init = &(struct clk_init_data){
326 .clkr.hw.init = &(struct clk_init_data){
345 .clkr.hw.init = &(struct clk_init_data){
358 .clkr.hw.init = &(struct clk_init_data){
371 .clkr.hw.init = &(struct clk_init_data){
384 .clkr.hw.init = &(struct clk_init_data){
431 .clkr.hw.init = &(struct clk_init_data){
444 .clkr.hw.init = &(struct clk_init_data){
485 .clkr.hw.init = &(struct clk_init_data){
508 .clkr.hw.init = &(struct clk_init_data){
521 .clkr.hw.init = &(struct clk_init_data){
534 .clkr.hw.init = &(struct clk_init_data){
547 .clkr.hw.init = &(struct clk_init_data){
561 .clkr.hw.init = &(struct clk_init_data){
594 .clkr.hw.init = &(struct clk_init_data){
612 .clkr.hw.init = &(struct clk_init_data){
636 .clkr.hw.init = &(struct clk_init_data){
650 .clkr.hw.init = &(struct clk_init_data){
685 .clkr.hw.init = &(struct clk_init_data){
698 .clkr.hw.init = &(struct clk_init_data){
711 .clkr.hw.init = &(struct clk_init_data){
724 .clkr.hw.init = &(struct clk_init_data){
743 .clkr.hw.init = &(struct clk_init_data){
756 .clkr.hw.init = &(struct clk_init_data){
769 .clkr.hw.init = &(struct clk_init_data){
800 .clkr.hw.init = &(struct clk_init_data){
818 .clkr.hw.init = &(struct clk_init_data){
832 .clkr.hw.init = &(struct clk_init_data){
851 .clkr.hw.init = &(struct clk_init_data){
870 .clkr.hw.init = &(struct clk_init_data){
890 .clkr.hw.init = &(struct clk_init_data){
908 .clkr.hw.init = &(struct clk_init_data){
921 .clkr.hw.init = &(struct clk_init_data){
939 .clkr.hw.init = &(struct clk_init_data){
958 .clkr.hw.init = &(struct clk_init_data){
976 .clkr.hw.init = &(struct clk_init_data){
986 .clkr = {
992 &mmss_ahb_clk_src.clkr.hw
1002 .clkr = {
1008 &cci_clk_src.clkr.hw
1019 .clkr = {
1025 &mmss_ahb_clk_src.clkr.hw
1035 .clkr = {
1041 &csi0_clk_src.clkr.hw
1052 .clkr = {
1058 &csi0_clk_src.clkr.hw
1069 .clkr = {
1075 &csi0_clk_src.clkr.hw
1086 .clkr = {
1092 &csi0_clk_src.clkr.hw
1103 .clkr = {
1109 &mmss_ahb_clk_src.clkr.hw
1119 .clkr = {
1125 &csi1_clk_src.clkr.hw
1136 .clkr = {
1142 &csi1_clk_src.clkr.hw
1153 .clkr = {
1159 &csi1_clk_src.clkr.hw
1170 .clkr = {
1176 &csi1_clk_src.clkr.hw
1187 .clkr = {
1193 &mmss_ahb_clk_src.clkr.hw
1203 .clkr = {
1209 &csi2_clk_src.clkr.hw
1220 .clkr = {
1226 &csi2_clk_src.clkr.hw
1237 .clkr = {
1243 &csi2_clk_src.clkr.hw
1254 .clkr = {
1260 &csi2_clk_src.clkr.hw
1271 .clkr = {
1277 &mmss_ahb_clk_src.clkr.hw
1287 .clkr = {
1293 &csi3_clk_src.clkr.hw
1304 .clkr = {
1310 &csi3_clk_src.clkr.hw
1321 .clkr = {
1327 &csi3_clk_src.clkr.hw
1338 .clkr = {
1344 &csi3_clk_src.clkr.hw
1355 .clkr = {
1361 &vfe0_clk_src.clkr.hw
1372 .clkr = {
1378 &vfe1_clk_src.clkr.hw
1389 .clkr = {
1395 &camss_gp0_clk_src.clkr.hw
1406 .clkr = {
1412 &camss_gp1_clk_src.clkr.hw
1423 .clkr = {
1429 &mmss_ahb_clk_src.clkr.hw
1439 .clkr = {
1445 &jpeg0_clk_src.clkr.hw
1456 .clkr = {
1462 &jpeg1_clk_src.clkr.hw
1473 .clkr = {
1479 &jpeg2_clk_src.clkr.hw
1490 .clkr = {
1496 &mmss_ahb_clk_src.clkr.hw
1506 .clkr = {
1512 &mmss_axi_clk_src.clkr.hw
1522 .clkr = {
1528 &ocmemnoc_clk_src.clkr.hw
1539 .clkr = {
1545 &mclk0_clk_src.clkr.hw
1556 .clkr = {
1562 &mclk1_clk_src.clkr.hw
1573 .clkr = {
1579 &mclk2_clk_src.clkr.hw
1590 .clkr = {
1596 &mclk3_clk_src.clkr.hw
1607 .clkr = {
1613 &mmss_ahb_clk_src.clkr.hw
1623 .clkr = {
1629 &csi0phytimer_clk_src.clkr.hw
1640 .clkr = {
1646 &csi1phytimer_clk_src.clkr.hw
1657 .clkr = {
1663 &csi2phytimer_clk_src.clkr.hw
1674 .clkr = {
1680 &mmss_ahb_clk_src.clkr.hw
1690 .clkr = {
1696 &mmss_ahb_clk_src.clkr.hw
1706 .clkr = {
1712 &cpp_clk_src.clkr.hw
1723 .clkr = {
1729 &vfe0_clk_src.clkr.hw
1740 .clkr = {
1746 &vfe1_clk_src.clkr.hw
1757 .clkr = {
1763 &mmss_ahb_clk_src.clkr.hw
1773 .clkr = {
1779 &mmss_axi_clk_src.clkr.hw
1789 .clkr = {
1795 &ocmemnoc_clk_src.clkr.hw
1806 .clkr = {
1812 &mmss_ahb_clk_src.clkr.hw
1822 .clkr = {
1828 &mmss_axi_clk_src.clkr.hw
1839 .clkr = {
1845 &byte0_clk_src.clkr.hw
1856 .clkr = {
1862 &byte1_clk_src.clkr.hw
1873 .clkr = {
1879 &edpaux_clk_src.clkr.hw
1890 .clkr = {
1896 &edplink_clk_src.clkr.hw
1907 .clkr = {
1913 &edppixel_clk_src.clkr.hw
1924 .clkr = {
1930 &esc0_clk_src.clkr.hw
1941 .clkr = {
1947 &esc1_clk_src.clkr.hw
1958 .clkr = {
1964 &extpclk_clk_src.clkr.hw
1975 .clkr = {
1981 &mmss_ahb_clk_src.clkr.hw
1991 .clkr = {
1997 &hdmi_clk_src.clkr.hw
2008 .clkr = {
2014 &mdp_clk_src.clkr.hw
2025 .clkr = {
2031 &mdp_clk_src.clkr.hw
2042 .clkr = {
2048 &pclk0_clk_src.clkr.hw
2059 .clkr = {
2065 &pclk1_clk_src.clkr.hw
2076 .clkr = {
2082 &vsync_clk_src.clkr.hw
2093 .clkr = {
2099 &mmss_ahb_clk_src.clkr.hw
2109 .clkr = {
2115 &mmss_ahb_clk_src.clkr.hw
2126 .clkr = {
2132 &mmss_ahb_clk_src.clkr.hw
2143 .clkr = {
2149 &mmss_axi_clk_src.clkr.hw
2160 .clkr = {
2166 &mmss_axi_clk_src.clkr.hw
2177 .clkr = {
2183 &mmss_ahb_clk_src.clkr.hw
2193 .clkr = {
2199 &ocmemnoc_clk_src.clkr.hw
2210 .clkr = {
2216 &ocmemnoc_clk_src.clkr.hw
2227 .clkr = {
2244 .clkr = {
2250 &mmss_ahb_clk_src.clkr.hw
2260 .clkr = {
2266 &mmss_axi_clk_src.clkr.hw
2276 .clkr = {
2282 &mmss_ahb_clk_src.clkr.hw
2292 .clkr = {
2298 &mmss_axi_clk_src.clkr.hw
2308 .clkr = {
2314 &ocmemnoc_clk_src.clkr.hw
2325 .clkr = {
2331 &vcodec0_clk_src.clkr.hw
2441 [MMSS_AHB_CLK_SRC] = &mmss_ahb_clk_src.clkr,
2442 [MMSS_AXI_CLK_SRC] = &mmss_axi_clk_src.clkr,
2443 [MMPLL0] = &mmpll0.clkr,
2445 [MMPLL1] = &mmpll1.clkr,
2447 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
2448 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
2449 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
2450 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
2451 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
2452 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
2453 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
2454 [CCI_CLK_SRC] = &cci_clk_src.clkr,
2455 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
2456 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
2457 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
2458 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
2459 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
2460 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
2461 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
2462 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
2463 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
2464 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
2465 [CAMSS_CCI_CCI_AHB_CLK] = &camss_cci_cci_ahb_clk.clkr,
2466 [CAMSS_CCI_CCI_CLK] = &camss_cci_cci_clk.clkr,
2467 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
2468 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
2469 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
2470 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
2471 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
2472 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
2473 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
2474 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
2475 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
2476 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
2477 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
2478 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
2479 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
2480 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
2481 [CAMSS_JPEG_JPEG0_CLK] = &camss_jpeg_jpeg0_clk.clkr,
2482 [CAMSS_JPEG_JPEG_AHB_CLK] = &camss_jpeg_jpeg_ahb_clk.clkr,
2483 [CAMSS_JPEG_JPEG_AXI_CLK] = &camss_jpeg_jpeg_axi_clk.clkr,
2484 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
2485 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
2486 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
2487 [CAMSS_PHY0_CSI0PHYTIMER_CLK] = &camss_phy0_csi0phytimer_clk.clkr,
2488 [CAMSS_PHY1_CSI1PHYTIMER_CLK] = &camss_phy1_csi1phytimer_clk.clkr,
2489 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
2490 [CAMSS_VFE_CPP_AHB_CLK] = &camss_vfe_cpp_ahb_clk.clkr,
2491 [CAMSS_VFE_CPP_CLK] = &camss_vfe_cpp_clk.clkr,
2492 [CAMSS_VFE_VFE0_CLK] = &camss_vfe_vfe0_clk.clkr,
2493 [CAMSS_VFE_VFE_AHB_CLK] = &camss_vfe_vfe_ahb_clk.clkr,
2494 [CAMSS_VFE_VFE_AXI_CLK] = &camss_vfe_vfe_axi_clk.clkr,
2495 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
2496 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
2497 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
2498 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
2499 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
2500 [MDSS_MDP_LUT_CLK] = &mdss_mdp_lut_clk.clkr,
2501 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
2502 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
2503 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
2504 [MMSS_MMSSNOC_AHB_CLK] = &mmss_mmssnoc_ahb_clk.clkr,
2505 [MMSS_MMSSNOC_BTO_AHB_CLK] = &mmss_mmssnoc_bto_ahb_clk.clkr,
2506 [MMSS_MMSSNOC_AXI_CLK] = &mmss_mmssnoc_axi_clk.clkr,
2507 [MMSS_S0_AXI_CLK] = &mmss_s0_axi_clk.clkr,
2508 [OCMEMCX_AHB_CLK] = &ocmemcx_ahb_clk.clkr,
2509 [OXILI_GFX3D_CLK] = &oxili_gfx3d_clk.clkr,
2510 [OXILICX_AHB_CLK] = &oxilicx_ahb_clk.clkr,
2511 [OXILICX_AXI_CLK] = &oxilicx_axi_clk.clkr,
2512 [VENUS0_AHB_CLK] = &venus0_ahb_clk.clkr,
2513 [VENUS0_AXI_CLK] = &venus0_axi_clk.clkr,
2514 [VENUS0_VCODEC0_CLK] = &venus0_vcodec0_clk.clkr,
2551 [MMSS_AHB_CLK_SRC] = &mmss_ahb_clk_src.clkr,
2552 [MMSS_AXI_CLK_SRC] = &mmss_axi_clk_src.clkr,
2553 [OCMEMNOC_CLK_SRC] = &ocmemnoc_clk_src.clkr,
2554 [MMPLL0] = &mmpll0.clkr,
2556 [MMPLL1] = &mmpll1.clkr,
2558 [MMPLL2] = &mmpll2.clkr,
2559 [MMPLL3] = &mmpll3.clkr,
2560 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
2561 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
2562 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
2563 [CSI3_CLK_SRC] = &csi3_clk_src.clkr,
2564 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
2565 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
2566 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
2567 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
2568 [JPEG1_CLK_SRC] = &jpeg1_clk_src.clkr,
2569 [JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
2570 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
2571 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
2572 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
2573 [CCI_CLK_SRC] = &cci_clk_src.clkr,
2574 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
2575 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
2576 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
2577 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
2578 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
2579 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
2580 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
2581 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
2582 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
2583 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
2584 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
2585 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
2586 [EDPAUX_CLK_SRC] = &edpaux_clk_src.clkr,
2587 [EDPLINK_CLK_SRC] = &edplink_clk_src.clkr,
2588 [EDPPIXEL_CLK_SRC] = &edppixel_clk_src.clkr,
2589 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
2590 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
2591 [EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
2592 [HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
2593 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
2594 [CAMSS_CCI_CCI_AHB_CLK] = &camss_cci_cci_ahb_clk.clkr,
2595 [CAMSS_CCI_CCI_CLK] = &camss_cci_cci_clk.clkr,
2596 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
2597 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
2598 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
2599 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
2600 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
2601 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
2602 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
2603 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
2604 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
2605 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
2606 [CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
2607 [CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
2608 [CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
2609 [CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
2610 [CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
2611 [CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
2612 [CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
2613 [CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
2614 [CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
2615 [CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
2616 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
2617 [CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
2618 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
2619 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
2620 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
2621 [CAMSS_JPEG_JPEG0_CLK] = &camss_jpeg_jpeg0_clk.clkr,
2622 [CAMSS_JPEG_JPEG1_CLK] = &camss_jpeg_jpeg1_clk.clkr,
2623 [CAMSS_JPEG_JPEG2_CLK] = &camss_jpeg_jpeg2_clk.clkr,
2624 [CAMSS_JPEG_JPEG_AHB_CLK] = &camss_jpeg_jpeg_ahb_clk.clkr,
2625 [CAMSS_JPEG_JPEG_AXI_CLK] = &camss_jpeg_jpeg_axi_clk.clkr,
2626 [CAMSS_JPEG_JPEG_OCMEMNOC_CLK] = &camss_jpeg_jpeg_ocmemnoc_clk.clkr,
2627 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
2628 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
2629 [CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
2630 [CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
2631 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
2632 [CAMSS_PHY0_CSI0PHYTIMER_CLK] = &camss_phy0_csi0phytimer_clk.clkr,
2633 [CAMSS_PHY1_CSI1PHYTIMER_CLK] = &camss_phy1_csi1phytimer_clk.clkr,
2634 [CAMSS_PHY2_CSI2PHYTIMER_CLK] = &camss_phy2_csi2phytimer_clk.clkr,
2635 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
2636 [CAMSS_VFE_CPP_AHB_CLK] = &camss_vfe_cpp_ahb_clk.clkr,
2637 [CAMSS_VFE_CPP_CLK] = &camss_vfe_cpp_clk.clkr,
2638 [CAMSS_VFE_VFE0_CLK] = &camss_vfe_vfe0_clk.clkr,
2639 [CAMSS_VFE_VFE1_CLK] = &camss_vfe_vfe1_clk.clkr,
2640 [CAMSS_VFE_VFE_AHB_CLK] = &camss_vfe_vfe_ahb_clk.clkr,
2641 [CAMSS_VFE_VFE_AXI_CLK] = &camss_vfe_vfe_axi_clk.clkr,
2642 [CAMSS_VFE_VFE_OCMEMNOC_CLK] = &camss_vfe_vfe_ocmemnoc_clk.clkr,
2643 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
2644 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
2645 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
2646 [MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
2647 [MDSS_EDPAUX_CLK] = &mdss_edpaux_clk.clkr,
2648 [MDSS_EDPLINK_CLK] = &mdss_edplink_clk.clkr,
2649 [MDSS_EDPPIXEL_CLK] = &mdss_edppixel_clk.clkr,
2650 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
2651 [MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
2652 [MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
2653 [MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
2654 [MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
2655 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
2656 [MDSS_MDP_LUT_CLK] = &mdss_mdp_lut_clk.clkr,
2657 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
2658 [MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
2659 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
2660 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
2661 [MMSS_MMSSNOC_AHB_CLK] = &mmss_mmssnoc_ahb_clk.clkr,
2662 [MMSS_MMSSNOC_BTO_AHB_CLK] = &mmss_mmssnoc_bto_ahb_clk.clkr,
2663 [MMSS_MMSSNOC_AXI_CLK] = &mmss_mmssnoc_axi_clk.clkr,
2664 [MMSS_S0_AXI_CLK] = &mmss_s0_axi_clk.clkr,
2665 [OCMEMCX_AHB_CLK] = &ocmemcx_ahb_clk.clkr,
2666 [OCMEMCX_OCMEMNOC_CLK] = &ocmemcx_ocmemnoc_clk.clkr,
2667 [OCMEMNOC_CLK] = &ocmemnoc_clk.clkr,
2668 [OXILI_GFX3D_CLK] = &oxili_gfx3d_clk.clkr,
2669 [OXILICX_AHB_CLK] = &oxilicx_ahb_clk.clkr,
2670 [OXILICX_AXI_CLK] = &oxilicx_axi_clk.clkr,
2671 [VENUS0_AHB_CLK] = &venus0_ahb_clk.clkr,
2672 [VENUS0_AXI_CLK] = &venus0_axi_clk.clkr,
2673 [VENUS0_OCMEMNOC_CLK] = &venus0_ocmemnoc_clk.clkr,
2674 [VENUS0_VCODEC0_CLK] = &venus0_vcodec0_clk.clkr,
2752 { .compatible = "qcom,mmcc-msm8226", .data = &mmcc_msm8226_desc },
2753 { .compatible = "qcom,mmcc-msm8974", .data = &mmcc_msm8974_desc },
2774 desc = of_device_get_match_data(&pdev->dev); in mmcc_msm8974_probe()
2776 return -EINVAL; in mmcc_msm8974_probe()
2795 .name = "mmcc-msm8974",
2803 MODULE_ALIAS("platform:mmcc-msm8974");