Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
6 #include <linux/clk-provider.h>
14 #include <dt-bindings/clock/qcom,gcc-sdx65.h>
16 #include "clk-alpha-pll.h"
17 #include "clk-branch.h"
18 #include "clk-rcg.h"
19 #include "clk-regmap.h"
20 #include "clk-regmap-divider.h"
21 #include "clk-regmap-mux.h"
38 .clkr = {
64 .clkr.hw.init = &(struct clk_init_data){
66 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
80 { .hw = &gpll0.clkr.hw },
81 { .hw = &gpll0_out_even.clkr.hw },
86 { .hw = &gpll0.clkr.hw },
87 { .hw = &gpll0_out_even.clkr.hw },
99 { .hw = &gpll0.clkr.hw },
101 { .hw = &gpll0_out_even.clkr.hw },
143 .clkr = {
160 .clkr = {
175 .clkr = {
198 .clkr.hw.init = &(struct clk_init_data){
225 .clkr.hw.init = &(struct clk_init_data){
240 .clkr.hw.init = &(struct clk_init_data){
255 .clkr.hw.init = &(struct clk_init_data){
270 .clkr.hw.init = &(struct clk_init_data){
285 .clkr.hw.init = &(struct clk_init_data){
300 .clkr.hw.init = &(struct clk_init_data){
315 .clkr.hw.init = &(struct clk_init_data){
360 .clkr.hw.init = &(struct clk_init_data){
375 .clkr.hw.init = &(struct clk_init_data){
390 .clkr.hw.init = &(struct clk_init_data){
405 .clkr.hw.init = &(struct clk_init_data){
428 .clkr.hw.init = &(struct clk_init_data){
451 .clkr.hw.init = &(struct clk_init_data){
466 .clkr.hw.init = &(struct clk_init_data){
481 .clkr.hw.init = &(struct clk_init_data){
501 .clkr.hw.init = &(struct clk_init_data){
521 .clkr.hw.init = &(struct clk_init_data){
542 .clkr.hw.init = &(struct clk_init_data){
566 .clkr.hw.init = &(struct clk_init_data){
586 .clkr.hw.init = &(struct clk_init_data){
601 .clkr.hw.init = &(struct clk_init_data){
622 .clkr.hw.init = &(struct clk_init_data){
635 .clkr.hw.init = &(struct clk_init_data) {
638 &gcc_cpuss_ahb_clk_src.clkr.hw,
650 .clkr.hw.init = &(struct clk_init_data) {
653 &gcc_usb30_mock_utmi_clk_src.clkr.hw,
664 .clkr = {
677 .clkr = {
690 .clkr = {
696 &gcc_blsp1_qup1_i2c_apps_clk_src.clkr.hw,
708 .clkr = {
714 &gcc_blsp1_qup1_spi_apps_clk_src.clkr.hw,
726 .clkr = {
732 &gcc_blsp1_qup2_i2c_apps_clk_src.clkr.hw,
744 .clkr = {
750 &gcc_blsp1_qup2_spi_apps_clk_src.clkr.hw,
762 .clkr = {
768 &gcc_blsp1_qup3_i2c_apps_clk_src.clkr.hw,
780 .clkr = {
786 &gcc_blsp1_qup3_spi_apps_clk_src.clkr.hw,
798 .clkr = {
804 &gcc_blsp1_qup4_i2c_apps_clk_src.clkr.hw,
816 .clkr = {
822 &gcc_blsp1_qup4_spi_apps_clk_src.clkr.hw,
834 .clkr = {
847 .clkr = {
853 &gcc_blsp1_uart1_apps_clk_src.clkr.hw,
865 .clkr = {
871 &gcc_blsp1_uart2_apps_clk_src.clkr.hw,
883 .clkr = {
889 &gcc_blsp1_uart3_apps_clk_src.clkr.hw,
901 .clkr = {
907 &gcc_blsp1_uart4_apps_clk_src.clkr.hw,
921 .clkr = {
934 .clkr = {
940 &gcc_gp1_clk_src.clkr.hw,
952 .clkr = {
958 &gcc_gp2_clk_src.clkr.hw,
970 .clkr = {
976 &gcc_gp3_clk_src.clkr.hw,
994 .clkr = {
1015 .clkr = {
1021 &gcc_pcie_aux_clk_src.clkr.hw,
1035 .clkr = {
1050 .clkr = {
1071 .clkr = {
1077 &gcc_pcie_pipe_clk_src.clkr.hw,
1091 .clkr = {
1097 &gcc_pcie_rchng_phy_clk_src.clkr.hw,
1111 .clkr = {
1117 &gcc_pcie_aux_phy_clk_src.clkr.hw,
1131 .clkr = {
1146 .clkr = {
1159 .clkr = {
1165 &gcc_pdm2_clk_src.clkr.hw,
1179 .clkr = {
1192 .clkr = {
1205 .clkr = {
1218 .clkr = {
1231 .clkr = {
1237 &gcc_sdcc1_apps_clk_src.clkr.hw,
1249 .clkr = {
1255 &gcc_usb30_master_clk_src.clkr.hw,
1267 .clkr = {
1273 &gcc_usb30_mock_utmi_postdiv_clk_src.clkr.hw,
1285 .clkr = {
1298 .clkr = {
1311 .clkr = {
1324 .clkr = {
1330 &gcc_usb3_phy_aux_clk_src.clkr.hw,
1366 .clkr = {
1372 &gcc_usb3_phy_pipe_clk_src.clkr.hw,
1384 .clkr = {
1399 .clkr = {
1412 .clkr = {
1427 .clkr = {
1438 [GCC_AHB_PCIE_LINK_CLK] = &gcc_ahb_pcie_link_clk.clkr,
1439 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
1440 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
1441 [GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC] = &gcc_blsp1_qup1_i2c_apps_clk_src.clkr,
1442 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
1443 [GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC] = &gcc_blsp1_qup1_spi_apps_clk_src.clkr,
1444 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
1445 [GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC] = &gcc_blsp1_qup2_i2c_apps_clk_src.clkr,
1446 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
1447 [GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC] = &gcc_blsp1_qup2_spi_apps_clk_src.clkr,
1448 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
1449 [GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC] = &gcc_blsp1_qup3_i2c_apps_clk_src.clkr,
1450 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
1451 [GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC] = &gcc_blsp1_qup3_spi_apps_clk_src.clkr,
1452 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
1453 [GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC] = &gcc_blsp1_qup4_i2c_apps_clk_src.clkr,
1454 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
1455 [GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC] = &gcc_blsp1_qup4_spi_apps_clk_src.clkr,
1456 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
1457 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
1458 [GCC_BLSP1_UART1_APPS_CLK_SRC] = &gcc_blsp1_uart1_apps_clk_src.clkr,
1459 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
1460 [GCC_BLSP1_UART2_APPS_CLK_SRC] = &gcc_blsp1_uart2_apps_clk_src.clkr,
1461 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
1462 [GCC_BLSP1_UART3_APPS_CLK_SRC] = &gcc_blsp1_uart3_apps_clk_src.clkr,
1463 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
1464 [GCC_BLSP1_UART4_APPS_CLK_SRC] = &gcc_blsp1_uart4_apps_clk_src.clkr,
1465 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
1466 [GCC_CPUSS_AHB_CLK_SRC] = &gcc_cpuss_ahb_clk_src.clkr,
1467 [GCC_CPUSS_AHB_POSTDIV_CLK_SRC] = &gcc_cpuss_ahb_postdiv_clk_src.clkr,
1468 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
1469 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
1470 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
1471 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
1472 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
1473 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
1474 [GCC_PCIE_0_CLKREF_EN] = &gcc_pcie_0_clkref_en.clkr,
1475 [GCC_PCIE_AUX_CLK] = &gcc_pcie_aux_clk.clkr,
1476 [GCC_PCIE_AUX_CLK_SRC] = &gcc_pcie_aux_clk_src.clkr,
1477 [GCC_PCIE_AUX_PHY_CLK_SRC] = &gcc_pcie_aux_phy_clk_src.clkr,
1478 [GCC_PCIE_CFG_AHB_CLK] = &gcc_pcie_cfg_ahb_clk.clkr,
1479 [GCC_PCIE_MSTR_AXI_CLK] = &gcc_pcie_mstr_axi_clk.clkr,
1480 [GCC_PCIE_PIPE_CLK] = &gcc_pcie_pipe_clk.clkr,
1481 [GCC_PCIE_PIPE_CLK_SRC] = &gcc_pcie_pipe_clk_src.clkr,
1482 [GCC_PCIE_RCHNG_PHY_CLK] = &gcc_pcie_rchng_phy_clk.clkr,
1483 [GCC_PCIE_RCHNG_PHY_CLK_SRC] = &gcc_pcie_rchng_phy_clk_src.clkr,
1484 [GCC_PCIE_SLEEP_CLK] = &gcc_pcie_sleep_clk.clkr,
1485 [GCC_PCIE_SLV_AXI_CLK] = &gcc_pcie_slv_axi_clk.clkr,
1486 [GCC_PCIE_SLV_Q2A_AXI_CLK] = &gcc_pcie_slv_q2a_axi_clk.clkr,
1487 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
1488 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
1489 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
1490 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
1491 [GCC_RX1_USB2_CLKREF_EN] = &gcc_rx1_usb2_clkref_en.clkr,
1492 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
1493 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
1494 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
1495 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
1496 [GCC_USB30_MASTER_CLK_SRC] = &gcc_usb30_master_clk_src.clkr,
1497 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
1498 [GCC_USB30_MOCK_UTMI_CLK_SRC] = &gcc_usb30_mock_utmi_clk_src.clkr,
1499 [GCC_USB30_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_mock_utmi_postdiv_clk_src.clkr,
1500 [GCC_USB30_MSTR_AXI_CLK] = &gcc_usb30_mstr_axi_clk.clkr,
1501 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
1502 [GCC_USB30_SLV_AHB_CLK] = &gcc_usb30_slv_ahb_clk.clkr,
1503 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
1504 [GCC_USB3_PHY_AUX_CLK_SRC] = &gcc_usb3_phy_aux_clk_src.clkr,
1505 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
1506 [GCC_USB3_PHY_PIPE_CLK_SRC] = &gcc_usb3_phy_pipe_clk_src.clkr,
1507 [GCC_USB3_PRIM_CLKREF_EN] = &gcc_usb3_prim_clkref_en.clkr,
1508 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
1509 [GCC_XO_DIV4_CLK] = &gcc_xo_div4_clk.clkr,
1510 [GCC_XO_PCIE_LINK_CLK] = &gcc_xo_pcie_link_clk.clkr,
1511 [GPLL0] = &gpll0.clkr,
1512 [GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
1565 { .compatible = "qcom,gcc-sdx65" },
1578 * Keep the clocks always-ON as they are critical to the functioning in gcc_sdx65_probe()
1592 .name = "gcc-sdx65",