Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
2 /* Copyright (c) 2013-2016, The Linux Foundation. All rights reserved.
5 #include <linux/clk-provider.h>
16 #include <dt-bindings/clock/qcom,gcc-msm8994.h>
19 #include "clk-regmap.h"
20 #include "clk-alpha-pll.h"
21 #include "clk-rcg.h"
22 #include "clk-branch.h"
35 .clkr = {
52 .clkr.hw.init = &(struct clk_init_data){
55 &gpll0_early.clkr.hw
65 .clkr = {
83 .clkr.hw.init = &(struct clk_init_data){
86 &gpll4_early.clkr.hw
100 { .hw = &gpll0.clkr.hw },
111 { .hw = &gpll0.clkr.hw },
112 { .hw = &gpll4.clkr.hw },
131 .clkr.hw.init = &(struct clk_init_data){
151 .clkr.hw.init = &(struct clk_init_data){
170 .clkr.hw.init = &(struct clk_init_data){
208 .clkr.hw.init = &(struct clk_init_data){
221 .clkr.hw.init = &(struct clk_init_data){
248 .clkr.hw.init = &(struct clk_init_data){
261 .clkr.hw.init = &(struct clk_init_data){
288 .clkr.hw.init = &(struct clk_init_data){
301 .clkr.hw.init = &(struct clk_init_data){
315 .clkr.hw.init = &(struct clk_init_data){
328 .clkr.hw.init = &(struct clk_init_data){
355 .clkr.hw.init = &(struct clk_init_data){
368 .clkr.hw.init = &(struct clk_init_data){
395 .clkr.hw.init = &(struct clk_init_data){
428 .clkr.hw.init = &(struct clk_init_data){
442 .clkr.hw.init = &(struct clk_init_data){
456 .clkr.hw.init = &(struct clk_init_data){
470 .clkr.hw.init = &(struct clk_init_data){
484 .clkr.hw.init = &(struct clk_init_data){
498 .clkr.hw.init = &(struct clk_init_data){
511 .clkr.hw.init = &(struct clk_init_data){
538 .clkr.hw.init = &(struct clk_init_data){
551 .clkr.hw.init = &(struct clk_init_data){
565 .clkr.hw.init = &(struct clk_init_data){
591 .clkr.hw.init = &(struct clk_init_data){
605 .clkr.hw.init = &(struct clk_init_data){
618 .clkr.hw.init = &(struct clk_init_data){
632 .clkr.hw.init = &(struct clk_init_data){
645 .clkr.hw.init = &(struct clk_init_data){
660 .clkr.hw.init = &(struct clk_init_data){
673 .clkr.hw.init = &(struct clk_init_data){
700 .clkr.hw.init = &(struct clk_init_data){
714 .clkr.hw.init = &(struct clk_init_data){
728 .clkr.hw.init = &(struct clk_init_data){
742 .clkr.hw.init = &(struct clk_init_data){
756 .clkr.hw.init = &(struct clk_init_data){
770 .clkr.hw.init = &(struct clk_init_data){
784 .clkr.hw.init = &(struct clk_init_data){
805 .clkr.hw.init = &(struct clk_init_data){
826 .clkr.hw.init = &(struct clk_init_data){
847 .clkr.hw.init = &(struct clk_init_data){
865 .clkr.hw.init = &(struct clk_init_data){
884 .clkr.hw.init = &(struct clk_init_data){
904 .clkr.hw.init = &(struct clk_init_data){
918 .clkr.hw.init = &(struct clk_init_data){
938 .clkr.hw.init = &(struct clk_init_data){
976 .clkr.hw.init = &(struct clk_init_data){
1001 .clkr.hw.init = &(struct clk_init_data){
1015 .clkr.hw.init = &(struct clk_init_data){
1029 .clkr.hw.init = &(struct clk_init_data){
1047 .clkr.hw.init = &(struct clk_init_data){
1068 .clkr.hw.init = &(struct clk_init_data){
1085 .clkr.hw.init = &(struct clk_init_data){
1105 .clkr.hw.init = &(struct clk_init_data){
1116 .clkr = {
1128 .clkr = {
1133 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup1_i2c_apps_clk_src.clkr.hw },
1143 .clkr = {
1148 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup1_spi_apps_clk_src.clkr.hw },
1158 .clkr = {
1163 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup2_i2c_apps_clk_src.clkr.hw },
1173 .clkr = {
1178 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup2_spi_apps_clk_src.clkr.hw },
1188 .clkr = {
1193 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup3_i2c_apps_clk_src.clkr.hw },
1203 .clkr = {
1208 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup3_spi_apps_clk_src.clkr.hw },
1218 .clkr = {
1223 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup4_i2c_apps_clk_src.clkr.hw },
1233 .clkr = {
1238 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup4_spi_apps_clk_src.clkr.hw },
1248 .clkr = {
1253 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup5_i2c_apps_clk_src.clkr.hw },
1263 .clkr = {
1268 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup5_spi_apps_clk_src.clkr.hw },
1278 .clkr = {
1283 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup6_i2c_apps_clk_src.clkr.hw },
1293 .clkr = {
1298 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup6_spi_apps_clk_src.clkr.hw },
1308 .clkr = {
1313 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart1_apps_clk_src.clkr.hw },
1323 .clkr = {
1328 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart2_apps_clk_src.clkr.hw },
1338 .clkr = {
1343 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart3_apps_clk_src.clkr.hw },
1353 .clkr = {
1358 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart4_apps_clk_src.clkr.hw },
1368 .clkr = {
1373 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart5_apps_clk_src.clkr.hw },
1383 .clkr = {
1388 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart6_apps_clk_src.clkr.hw },
1399 .clkr = {
1411 .clkr = {
1416 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup1_i2c_apps_clk_src.clkr.hw },
1426 .clkr = {
1431 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup1_spi_apps_clk_src.clkr.hw },
1441 .clkr = {
1446 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup2_i2c_apps_clk_src.clkr.hw },
1456 .clkr = {
1461 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup2_spi_apps_clk_src.clkr.hw },
1471 .clkr = {
1476 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup3_i2c_apps_clk_src.clkr.hw },
1486 .clkr = {
1491 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup3_spi_apps_clk_src.clkr.hw },
1501 .clkr = {
1506 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup4_i2c_apps_clk_src.clkr.hw },
1516 .clkr = {
1521 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup4_spi_apps_clk_src.clkr.hw },
1531 .clkr = {
1536 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup5_i2c_apps_clk_src.clkr.hw },
1546 .clkr = {
1551 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup5_spi_apps_clk_src.clkr.hw },
1561 .clkr = {
1566 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup6_i2c_apps_clk_src.clkr.hw },
1576 .clkr = {
1581 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup6_spi_apps_clk_src.clkr.hw },
1591 .clkr = {
1596 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart1_apps_clk_src.clkr.hw },
1606 .clkr = {
1611 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart2_apps_clk_src.clkr.hw },
1621 .clkr = {
1626 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart3_apps_clk_src.clkr.hw },
1636 .clkr = {
1641 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart4_apps_clk_src.clkr.hw },
1651 .clkr = {
1656 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart5_apps_clk_src.clkr.hw },
1666 .clkr = {
1671 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart6_apps_clk_src.clkr.hw },
1681 .clkr = {
1686 .parent_hws = (const struct clk_hw *[]){ &gp1_clk_src.clkr.hw },
1696 .clkr = {
1701 .parent_hws = (const struct clk_hw *[]){ &gp2_clk_src.clkr.hw },
1711 .clkr = {
1716 .parent_hws = (const struct clk_hw *[]){ &gp3_clk_src.clkr.hw },
1726 .clkr = {
1738 .clkr = {
1750 .clkr = {
1755 .parent_hws = (const struct clk_hw *[]){ &pcie_0_aux_clk_src.clkr.hw },
1765 .clkr = {
1777 .clkr = {
1790 .clkr = {
1795 .parent_hws = (const struct clk_hw *[]){ &pcie_0_pipe_clk_src.clkr.hw },
1806 .clkr = {
1818 .clkr = {
1823 .parent_hws = (const struct clk_hw *[]){ &pcie_1_aux_clk_src.clkr.hw },
1833 .clkr = {
1845 .clkr = {
1858 .clkr = {
1863 .parent_hws = (const struct clk_hw *[]){ &pcie_1_pipe_clk_src.clkr.hw },
1873 .clkr = {
1885 .clkr = {
1890 .parent_hws = (const struct clk_hw *[]){ &pdm2_clk_src.clkr.hw },
1900 .clkr = {
1912 .clkr = {
1917 .parent_hws = (const struct clk_hw *[]){ &sdcc1_apps_clk_src.clkr.hw },
1927 .clkr = {
1939 .clkr = {
1951 .clkr = {
1956 .parent_hws = (const struct clk_hw *[]){ &sdcc2_apps_clk_src.clkr.hw },
1966 .clkr = {
1978 .clkr = {
1983 .parent_hws = (const struct clk_hw *[]){ &sdcc3_apps_clk_src.clkr.hw },
1993 .clkr = {
2005 .clkr = {
2010 .parent_hws = (const struct clk_hw *[]){ &sdcc4_apps_clk_src.clkr.hw },
2020 .clkr = {
2025 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2035 .clkr = {
2040 .parent_hws = (const struct clk_hw *[]){ &usb30_master_clk_src.clkr.hw },
2050 .clkr = {
2062 .clkr = {
2067 .parent_hws = (const struct clk_hw *[]){ &tsif_ref_clk_src.clkr.hw },
2077 .clkr = {
2089 .clkr = {
2094 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2104 .clkr = {
2109 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2120 .clkr = {
2133 .clkr = {
2145 .clkr = {
2150 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2161 .clkr = {
2174 .clkr = {
2186 .clkr = {
2203 .clkr = {
2208 .parent_hws = (const struct clk_hw *[]){ &usb30_master_clk_src.clkr.hw },
2218 .clkr = {
2223 .parent_hws = (const struct clk_hw *[]){ &usb30_mock_utmi_clk_src.clkr.hw },
2233 .clkr = {
2250 .clkr = {
2255 .parent_hws = (const struct clk_hw *[]){ &usb3_phy_aux_clk_src.clkr.hw },
2266 .clkr = {
2278 .clkr = {
2290 .clkr = {
2295 .parent_hws = (const struct clk_hw *[]){ &usb_hs_system_clk_src.clkr.hw },
2305 .clkr = {
2317 .clkr = {
2322 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2331 .clkr = {
2336 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2346 .clkr = {
2359 .clkr = {
2372 .clkr = {
2385 .clkr = {
2400 .clkr = {
2413 .clkr = {
2456 [GPLL0_EARLY] = &gpll0_early.clkr,
2457 [GPLL0] = &gpll0.clkr,
2458 [GPLL4_EARLY] = &gpll4_early.clkr,
2459 [GPLL4] = &gpll4.clkr,
2460 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
2461 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2462 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2463 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2464 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2465 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2466 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2467 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2468 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2469 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2470 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2471 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2472 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2473 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2474 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2475 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2476 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2477 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
2478 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
2479 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
2480 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2481 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2482 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2483 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2484 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2485 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2486 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2487 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2488 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
2489 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
2490 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
2491 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
2492 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2493 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2494 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
2495 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
2496 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
2497 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
2498 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2499 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2500 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2501 [PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
2502 [PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
2503 [PCIE_1_AUX_CLK_SRC] = &pcie_1_aux_clk_src.clkr,
2504 [PCIE_1_PIPE_CLK_SRC] = &pcie_1_pipe_clk_src.clkr,
2505 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2506 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2507 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2508 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
2509 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
2510 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
2511 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2512 [USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
2513 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2514 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2515 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2516 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2517 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2518 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2519 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2520 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2521 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2522 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2523 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2524 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2525 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2526 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2527 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2528 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2529 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2530 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
2531 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
2532 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
2533 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2534 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2535 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2536 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2537 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2538 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2539 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2540 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2541 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2542 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
2543 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
2544 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
2545 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
2546 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2547 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2548 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
2549 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
2550 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
2551 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
2552 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2553 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2554 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2555 [GCC_LPASS_Q6_AXI_CLK] = &gcc_lpass_q6_axi_clk.clkr,
2556 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2557 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2558 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2559 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2560 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
2561 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
2562 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
2563 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
2564 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
2565 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
2566 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
2567 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2568 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2569 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2570 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2571 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2572 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2573 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
2574 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
2575 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
2576 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
2577 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
2578 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
2579 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
2580 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
2581 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
2582 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
2583 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
2584 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
2585 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
2586 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
2587 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
2588 [GCC_UFS_TX_SYMBOL_1_CLK] = &gcc_ufs_tx_symbol_1_clk.clkr,
2589 [GCC_USB2_HS_PHY_SLEEP_CLK] = &gcc_usb2_hs_phy_sleep_clk.clkr,
2590 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2591 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2592 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2593 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2594 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2595 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
2596 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2597 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2598 [GPLL0_OUT_MMSSCC] = &gpll0_out_mmsscc.clkr,
2599 [GPLL0_OUT_MSSCC] = &gpll0_out_msscc.clkr,
2600 [PCIE_0_PHY_LDO] = &pcie_0_phy_ldo.clkr,
2601 [PCIE_1_PHY_LDO] = &pcie_1_phy_ldo.clkr,
2602 [UFS_PHY_LDO] = &ufs_phy_ldo.clkr,
2603 [USB_SS_PHY_LDO] = &usb_ss_phy_ldo.clkr,
2604 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2605 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2654 { .compatible = "qcom,gcc-msm8992" },
2655 { .compatible = "qcom,gcc-msm8994" }, /* V2 and V2.1 */
2662 if (of_device_is_compatible(pdev->dev.of_node, "qcom,gcc-msm8992")) { in gcc_msm8994_probe()
2712 .name = "gcc-msm8994",
2731 MODULE_ALIAS("platform:gcc-msm8994");