26 #define AUD_GATE(_name, _reg, _bit, _pname, _iflags) {			\  argument
40 #define AUD_MUX(_name, _reg, _mask, _shift, _dflags, _pdata, _iflags) {	\  argument
56 #define AUD_DIV(_name, _reg, _shift, _width, _dflags, _pname, _iflags) { \  argument
72 #define AUD_PCLK_GATE(_name, _reg, _bit) {				\  argument
85 #define AUD_SCLK_DIV(_name, _reg, _div_shift, _div_width,		\  argument
108 #define AUD_TRIPHASE(_name, _reg, _width, _shift0, _shift1, _shift2,	\  argument
136 #define AUD_PHASE(_name, _reg, _width, _shift, _pname, _iflags) {	\  argument
153 #define AUD_SCLK_WS(_name, _reg, _width, _shift_ph, _shift_ws, _pname,	\  argument
188 #define AUD_MST_MUX(_name, _reg, _flag)					\  argument
191 #define AUD_MST_DIV(_name, _reg, _flag)					\  argument
194 #define AUD_MST_MCLK_GATE(_name, _reg)					\  argument
198 #define AUD_MST_MCLK_MUX(_name, _reg)					\  argument
200 #define AUD_MST_MCLK_DIV(_name, _reg)					\  argument
203 #define AUD_MST_SYS_MUX(_name, _reg)					\  argument
205 #define AUD_MST_SYS_DIV(_name, _reg)					\  argument
209 #define AUD_MST_SCLK_PRE_EN(_name, _reg)				\  argument
212 #define AUD_MST_SCLK_DIV(_name, _reg)					\  argument
216 #define AUD_MST_SCLK_POST_EN(_name, _reg)				\  argument
219 #define AUD_MST_SCLK(_name, _reg)					\  argument
223 #define AUD_MST_LRCLK_DIV(_name, _reg)					\  argument
226 #define AUD_MST_LRCLK(_name, _reg)					\  argument
270 #define AUD_TDM_SCLK_MUX(_name, _reg)					\  argument
273 #define AUD_TDM_SCLK_PRE_EN(_name, _reg)				\  argument
276 #define AUD_TDM_SCLK_POST_EN(_name, _reg)				\  argument
279 #define AUD_TDM_SCLK(_name, _reg)					\  argument
283 #define AUD_TDM_SCLK_WS(_name, _reg)					\  argument
288 #define AUD_TDM_LRLCK(_name, _reg)					\  argument
322 #define AUD_TDM_PAD_CTRL(_name, _reg, _shift, _parents)		\  argument