Lines Matching refs:IXP4XX_EXP_T1_T5_MASK
38 #define IXP4XX_EXP_T1_T5_MASK GENMASK(29, 16) macro
58 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_0_8); in ixp4xx_set_8bit_timing()
62 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_1_8); in ixp4xx_set_8bit_timing()
66 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_2_8); in ixp4xx_set_8bit_timing()
70 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_3_8); in ixp4xx_set_8bit_timing()
74 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_4_8); in ixp4xx_set_8bit_timing()
88 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_0_16); in ixp4xx_set_16bit_timing()
92 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_1_16); in ixp4xx_set_16bit_timing()
96 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_2_16); in ixp4xx_set_16bit_timing()
100 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_3_16); in ixp4xx_set_16bit_timing()
104 IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_4_16); in ixp4xx_set_16bit_timing()