178 		cvmx_write_csr(CVMX_PESCX_CFG_RD(pcie_port), pescx_cfg_rd.u64);  in cvmx_pcie_cfgx_read()
185 		cvmx_write_csr(CVMX_PEMX_CFG_RD(pcie_port), pemx_cfg_rd.u64);  in cvmx_pcie_cfgx_read()
207 		cvmx_write_csr(CVMX_PESCX_CFG_WR(pcie_port), pescx_cfg_wr.u64);  in cvmx_pcie_cfgx_write()
213 		cvmx_write_csr(CVMX_PEMX_CFG_WR(pcie_port), pemx_cfg_wr.u64);  in cvmx_pcie_cfgx_write()
452 		cvmx_write_csr(CVMX_PEXP_NPEI_CTL_STATUS2, npei_ctl_status2.u64);  in __cvmx_pcie_rc_initialize_config_space()
467 		cvmx_write_csr(CVMX_DPI_SLI_PRTX_CFG(pcie_port), prt_cfg.u64);  in __cvmx_pcie_rc_initialize_config_space()
471 		cvmx_write_csr(CVMX_PEXP_SLI_S2M_PORTX_CTL(pcie_port), sli_s2m_portx_ctl.u64);  in __cvmx_pcie_rc_initialize_config_space()
624 		cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64);  in __cvmx_pcie_rc_initialize_link_gen1()
630 	cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64);  in __cvmx_pcie_rc_initialize_link_gen1()
651 	cvmx_write_csr(CVMX_PEXP_NPEI_INT_SUM, cvmx_read_csr(CVMX_PEXP_NPEI_INT_SUM));  in __cvmx_pcie_rc_initialize_link_gen1()
751 	cvmx_write_csr(CVMX_PEXP_NPEI_CTL_STATUS, npei_ctl_status.u64);  in __cvmx_pcie_rc_initialize_gen1()
773 				cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
776 				cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
782 			cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
785 			cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
806 				cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
808 				cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
815 			cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
819 			cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
838 		cvmx_write_csr(CVMX_PESCX_CTL_STATUS2(pcie_port), pescx_ctl_status2.u64);  in __cvmx_pcie_rc_initialize_gen1()
892 	cvmx_write_csr(CVMX_PEXP_NPEI_MEM_ACCESS_CTL, npei_mem_access_ctl.u64);  in __cvmx_pcie_rc_initialize_gen1()
911 		cvmx_write_csr(CVMX_PEXP_NPEI_MEM_ACCESS_SUBIDX(i), mem_access_subid.u64);  in __cvmx_pcie_rc_initialize_gen1()
921 		cvmx_write_csr(CVMX_PESCX_P2P_BARX_START(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen1()
922 		cvmx_write_csr(CVMX_PESCX_P2P_BARX_END(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen1()
926 	cvmx_write_csr(CVMX_PESCX_P2N_BAR0_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen1()
929 	cvmx_write_csr(CVMX_PESCX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE);  in __cvmx_pcie_rc_initialize_gen1()
959 	cvmx_write_csr(CVMX_PESCX_P2N_BAR2_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen1()
980 		cvmx_write_csr(CVMX_PEXP_NPEI_CTL_PORT1, npei_ctl_port.u64);  in __cvmx_pcie_rc_initialize_gen1()
991 		cvmx_write_csr(CVMX_PEXP_NPEI_CTL_PORT0, npei_ctl_port.u64);  in __cvmx_pcie_rc_initialize_gen1()
1035 		cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd7fc : 0xcffc);  in __cvmx_pcie_rc_initialize_gen1()
1050 		cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd00f : 0xc80f);  in __cvmx_pcie_rc_initialize_gen1()
1105 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pem_ctl_status.u64);  in __cvmx_pcie_rc_initialize_link_gen2()
1251 			cvmx_write_csr(CVMX_CIU_QLM1, ciu_qlm.u64);  in __cvmx_pcie_rc_initialize_gen2()
1258 			cvmx_write_csr(CVMX_CIU_QLM0, ciu_qlm.u64);  in __cvmx_pcie_rc_initialize_gen2()
1275 			cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1277 			cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1284 		cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1288 		cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1344 	cvmx_write_csr(CVMX_PEXP_SLI_MEM_ACCESS_CTL, sli_mem_access_ctl.u64);  in __cvmx_pcie_rc_initialize_gen2()
1365 		cvmx_write_csr(CVMX_PEXP_SLI_MEM_ACCESS_SUBIDX(i), mem_access_subid.u64);  in __cvmx_pcie_rc_initialize_gen2()
1376 		cvmx_write_csr(CVMX_PEMX_P2P_BARX_START(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen2()
1377 		cvmx_write_csr(CVMX_PEMX_P2P_BARX_END(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen2()
1381 	cvmx_write_csr(CVMX_PEMX_P2N_BAR0_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen2()
1389 	cvmx_write_csr(CVMX_PEMX_P2N_BAR2_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen2()
1403 	cvmx_write_csr(CVMX_PEMX_BAR_CTL(pcie_port), pemx_bar_ctl.u64);  in __cvmx_pcie_rc_initialize_gen2()
1409 	cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(pcie_port), sli_ctl_portx.u64);  in __cvmx_pcie_rc_initialize_gen2()
1412 	cvmx_write_csr(CVMX_PEMX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE);  in __cvmx_pcie_rc_initialize_gen2()
1421 		cvmx_write_csr(CVMX_PEMX_BAR1_INDEXX(i, pcie_port), bar1_index.u64);  in __cvmx_pcie_rc_initialize_gen2()
1432 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pemx_ctl_status.u64);  in __cvmx_pcie_rc_initialize_gen2()
1514 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(1), pemx_ctl.u64);  in set_cfg_read_retry()
1526 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(1), pemx_ctl.u64);  in disable_cfg_read_retry()
2079 			cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(port), sli_ctl_portx.u64);  in octeon_pcie_setup()
2086 			cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(!port), sli_ctl_portx.u64);  in octeon_pcie_setup()