Lines Matching defs:ip30_heart_regs
79 struct ip30_heart_regs { /* 0x0ff00000 */ struct
80 u64 mode; /* + 0x00000 */
82 u64 sdram_mode; /* + 0x00008 */
83 u64 mem_refresh; /* + 0x00010 */
84 u64 mem_req_arb; /* + 0x00018 */
85 union {
88 } mem_cfg; /* + 0x00020 */
90 u64 fc_mode; /* + 0x00040 */
91 u64 fc_timer_limit; /* + 0x00048 */
92 u64 fc_addr[2]; /* + 0x00050 */
93 u64 fc_credit_cnt[2]; /* + 0x00060 */
94 u64 fc_timer[2]; /* + 0x00070 */
96 u64 status; /* + 0x00080 */
98 u64 bus_err_addr; /* + 0x00088 */
99 u64 bus_err_misc; /* + 0x00090 */
101 u64 mem_err_addr; /* + 0x00098 */
102 u64 mem_err_data; /* + 0x000a0 */
104 u64 piur_acc_err; /* + 0x000a8 */
105 u64 mlan_clock_div; /* + 0x000b0 */
106 u64 mlan_ctrl; /* + 0x000b8 */
107 u64 __pad0[0x01e8]; /* + 0x000c0 + 0x0f40 */
109 u64 undefined; /* + 0x01000 */
110 u64 __pad1[0x1dff]; /* + 0x01008 + 0xeff8 */
112 u64 imr[HEART_MAX_CPUS]; /* + 0x10000 */
113 u64 set_isr; /* + 0x10020 */
114 u64 clear_isr; /* + 0x10028 */
115 u64 isr; /* + 0x10030 */
116 u64 imsr; /* + 0x10038 */
117 u64 cause; /* + 0x10040 */
118 u64 __pad2[0x1ff7]; /* + 0x10048 + 0xffb8 */
120 u64 count; /* + 0x20000 */
121 u64 __pad3[0x1fff]; /* + 0x20008 + 0xfff8 */
122 u64 compare; /* + 0x30000 */
123 u64 __pad4[0x1fff]; /* + 0x30008 + 0xfff8 */
124 u64 trigger; /* + 0x40000 */
125 u64 __pad5[0x1fff]; /* + 0x40008 + 0xfff8 */
127 u64 cpuid; /* + 0x50000 */
128 u64 __pad6[0x1fff]; /* + 0x50008 + 0xfff8 */
129 u64 sync; /* + 0x60000 */