Lines Matching refs:RZG2L_PORT_PINMUX
141 pinmux = <RZG2L_PORT_PINMUX(6, 2, 1)>; /* ADC_TRG */
145 pinmux = <RZG2L_PORT_PINMUX(4, 5, 1)>, /* ET0_LINKSTA */
146 <RZG2L_PORT_PINMUX(4, 3, 1)>, /* ET0_MDC */
147 <RZG2L_PORT_PINMUX(4, 4, 1)>, /* ET0_MDIO */
148 <RZG2L_PORT_PINMUX(1, 0, 1)>, /* ET0_TXC */
149 <RZG2L_PORT_PINMUX(1, 1, 1)>, /* ET0_TX_CTL */
150 <RZG2L_PORT_PINMUX(1, 2, 1)>, /* ET0_TXD0 */
151 <RZG2L_PORT_PINMUX(1, 3, 1)>, /* ET0_TXD1 */
152 <RZG2L_PORT_PINMUX(1, 4, 1)>, /* ET0_TXD2 */
153 <RZG2L_PORT_PINMUX(2, 0, 1)>, /* ET0_TXD3 */
154 <RZG2L_PORT_PINMUX(3, 0, 1)>, /* ET0_RXC */
155 <RZG2L_PORT_PINMUX(3, 1, 1)>, /* ET0_RX_CTL */
156 <RZG2L_PORT_PINMUX(3, 2, 1)>, /* ET0_RXD0 */
157 <RZG2L_PORT_PINMUX(3, 3, 1)>, /* ET0_RXD1 */
158 <RZG2L_PORT_PINMUX(4, 0, 1)>, /* ET0_RXD2 */
159 <RZG2L_PORT_PINMUX(4, 1, 1)>, /* ET0_RXD3 */
160 <RZG2L_PORT_PINMUX(5, 1, 7)>; /* IRQ2 */
164 pinmux = <RZG2L_PORT_PINMUX(10, 4, 1)>, /* ET1_LINKSTA */
165 <RZG2L_PORT_PINMUX(10, 2, 1)>, /* ET1_MDC */
166 <RZG2L_PORT_PINMUX(10, 3, 1)>, /* ET1_MDIO */
167 <RZG2L_PORT_PINMUX(7, 0, 1)>, /* ET1_TXC */
168 <RZG2L_PORT_PINMUX(7, 1, 1)>, /* ET1_TX_CTL */
169 <RZG2L_PORT_PINMUX(7, 2, 1)>, /* ET1_TXD0 */
170 <RZG2L_PORT_PINMUX(7, 3, 1)>, /* ET1_TXD1 */
171 <RZG2L_PORT_PINMUX(7, 4, 1)>, /* ET1_TXD2 */
172 <RZG2L_PORT_PINMUX(8, 0, 1)>, /* ET1_TXD3 */
173 <RZG2L_PORT_PINMUX(8, 4, 1)>, /* ET1_RXC */
174 <RZG2L_PORT_PINMUX(9, 0, 1)>, /* ET1_RX_CTL */
175 <RZG2L_PORT_PINMUX(9, 1, 1)>, /* ET1_RXD0 */
176 <RZG2L_PORT_PINMUX(9, 2, 1)>, /* ET1_RXD1 */
177 <RZG2L_PORT_PINMUX(9, 3, 1)>, /* ET1_RXD2 */
178 <RZG2L_PORT_PINMUX(10, 0, 1)>, /* ET1_RXD3 */
179 <RZG2L_PORT_PINMUX(18, 5, 1)>; /* IRQ7 */
212 pinmux = <RZG2L_PORT_PINMUX(0, 0, 1)>; /* SD0_CD */
228 pinmux = <RZG2L_PORT_PINMUX(0, 0, 1)>; /* SD0_CD */