Lines Matching refs:son
66 (*) ¿Qué son las barreras de memoria?
160 memoria realizadas por un CPU son percibidos por el resto del sistema a
208 secuencia, cualquiera de los siguientes resultados son posibles:
344 son del mismo tamaño que "char", "short", "int" y "long".
384 Las barreras de memoria son este tipo de intervenciones. Imponen una
551 Las barreras de memoria solo son necesarias cuando existe la posibilidad de
554 particular, entonces las barreras de memoria son innecesarias en ese
557 Tenga en cuenta que estas son las garantías _mínimas_. Diferentes
604 necesitan prestar atención a esta sección son aquellas que trabajan en el
612 dirección no son necesarias para situaciones de carga a store.
761 son opcionales! Sin READ_ONCE(), el compilador podría combinar la carga de
1087 | Secuencia por la cual los stores son confirmados al
1470 escritura no siempre son capaces de compensar la atomicidad no multicopia.
1561 implementar smp_load_acquire() y smp_store_release() no son necesarios para
1570 siguiente resultados son posibles:
1620 de optimizaciones que, si bien son perfectamente seguras en código de un
1796 WRITE_ONCE() en controlador_interrupcion() son necesarios si este
1799 o un NMI. De lo contrario, READ_ONCE() y WRITE_ONCE() no son
1811 y WRITE_ONCE() son más selectivos: Con READ_ONCE() y WRITE_ONCE(), el
1950 barreras son necesarias incluso en sistemas que no son SMP, ya que afectan
1970 barrera de memoria son, por ejemplo, agregar, restar, operaciones
1996 Estos son usados con memoria consistente para garantizar el orden de
2053 lectura existentes son suficientes para garantizar el orden de
2146 Cuando ACQUIRE y RELEASE son bloqueo de adquisición y liberación,
2148 RELEASE son para la misma variable de bloqueo, pero solo desde la
2222 Pero ninguno de los siguientes lo son:
2243 Dormir y despertar son eventos marcados ("flagged") en los datos globales
2324 secuencia de eventos, donde X e Y son ambos cero inicialmente:
2470 de tratar con estos es utilizar cerrojos. Sin embargo, los cerrojos son
2576 Si bien son, técnicamente, consideraciones de interacción entre
2616 almacenamiento en el registro de direcciones si las reglas de orden son lo
2645 que son inherentemente no portátiles pueden depender de comportamientos
2657 devueltos por ioremap()), las garantías de orden son las siguientes:
2702 por ioremap_wc()) son específicos de la arquitectura subyacente y, por lo
2720 periféricos, que no son capaces de realizar DMA. Por tanto, sólo
2734 garantías de orden portátiles proporcionadas por inX() y outX() son las
2851 [!] Las barreras de memoria _no_ son necesarias dentro de una CPU
2900 acceso MMIO, si los dos son de cualquier manera dependiente.
2986 que READ_ONCE() y WRITE_ONCE() -no- son opcionales en el ejemplo anterior,
3045 para este caso de uso sería posible, pero a menudo no son óptimas.
3054 Estos son equivalentes a sus contrapartes smp_mb() etc. en todos los demás