Lines Matching refs:La

351     ejemplo, gcc 4.6). La parte de la norma que contiene esta garantía es
636 ¡Pero! La percepción de la CPU 2 de P puede actualizarse _antes_ de su
710 La barrera de dependencia de dirección es muy importante para el sistema
988 memoria deben estar siempre emparejados. La falta del apropiado
1129 	    La carga de X frena --->    \       | X->9  |------>|       |
1317 La garantía es que la segunda carga siempre dará como resultado A == 1 si
1354 	La CPU ocupada con la división ---> --->| A->0  |~~~~   |       |
1388   La CPU ocupada con la división ---> --->| A->0  |~~~~   |       |
1410   La CPU ocupada con la división ---> --->| A->0  |~~~~   |       |
1418 	La especulación es descartada --->  --->| A->1  |------>|       |
1425 La atomicidad multicopia es una noción profundamente intuitiva sobre el
1451 CPU 3 carga desde Y antes de cargar desde X. La pregunta entonces es
1607 La función barrier() produce los siguientes efectos:
1899 está marcado como volátil, nunca es necesario usar READ_ONCE(jiffies). La
2179 	desbloqueo precede al bloqueo en el código ensamblador. La CPU
2182   esperará (o tratará de dormir, pero hablaremos de eso más adelante). La
2216 La siguiente secuencia de eventos es aceptable:
2305 no debe confiar en ello. La barrera se produce antes del acceso al estado
2336 wake_up_process() siempre ejecuta una barrera de memoria general. La
2551 La forma de lidiar con esto es insertar una barrera de memoria SMP general:
2643 La interfaz con periféricos a través de accesos de E/S es profundamente
2798 La forma en que se perciben las operaciones de memoria caché en todo el
2889 La E/S mapeada en memoria generalmente se lleva a cabo a través de
2923 La realidad es, por supuesto, mucho más intrincada. Para muchas CPU y
3024 La CPU DEC Alpha es una de las CPU más relajadas que existen. No solo eso,